注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

瘋人院

lunatic asylum

 
 
 

日志

 
 

verilog HDL的表述能力  

2010-09-06 23:08:37|  分类: EDA |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
描述级别 抽象级别 功能描述 物理模型
行为级 系统级 用语言提供的高级结构能够实现所涉及模块外部 芯片、电路板和物理划分的子模块
性能的模型

算法 用语言提供的高级结构能够实现算法运行的模型 部件之间的物理连接电路板

RTL级 描述数据如何在寄存器之间流动和如何处理、控 芯片、宏单元
制这些数据流动的模型


逻辑级 门级 描述逻辑门和逻辑门之间连接的模型 标准单元布图


电路级 开关级 描述器件中三极管和存储节点以及它们之间连接 晶体管布图
的模型
  评论这张
 
阅读(158)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017